Da Barcelona passa la sfida nei quad-core per Amd

Enterprise
0 0 Non ci sono commenti

Ben sapendo che Intel è arrivata prima nella corsa alle Cpu con quattro core
integrati in un solo pezzo di silicio, l’unica rivale sul mercato punta su
scelte tecnologiche originali per giocarsi la partita.

In leggero anticipo sull’Intel Developer Forum, Amd ha rilasciato alcune informazioni sul proprio atteso chip quad-core nativo, noto con il nome in codice di Barcelona. Il rilascio è previsto entro la metà dell’anno, dapprima in versione per server, per poi essere completato dalle versioni per desktop e portatili. La rivale Intel ha già provveduto a ?esibire? i primi esemplari dei propri quad-core (Xeon e Core 2 Extreme), ma Amd punta su specifiche scelte tecnologiche originali per contrastare il passo anche su questo fronte, come già le è riuscito con le precedenti piattaforme architetturali.

Giuseppe Amato, direttore tecnico Emea di Amd, ha posto l’accento soprattutto sulla compatibilità con i chip precedenti, grazie all’impiego del Socket F (1207) e al solo aggiornamento del Bios. Ma è nella gestione della memoria e nella cache che si ritrovano i maggiori elementi di differenziazione, oltre che nel fatto che l’architettura K10 sarà fatta ancora di chip a 65 nanometri, mentre Intel è già pronta con i 45 nm. ?Non abbiamo bisogno di cambiare, per il momento ? è stato il commento di Amato -. Il nostro competitor è costretto a farlo per cercare di migliorare le prestazioni, visto che usa due pezzi di silicio per i propri quad-core. Noi ne utilizziamo uno solo e in più ogni core ha la propria cache L2?. Proprio su questa peculiarità, Amd fonda uno degli argomenti forti contro Intel. In aggiunta a quanto descritto, va sottolineato che la Direct Connect Architecture integra sullo stesso pezzo di silicio anche l’Hypertransport e il Memory Controller. Ogni core dispone di una cache di Livello 1 da 64 Kb, seguita d aun più corposo blocco da 512 Kb di cache L2. Infine, ci saranno 2 Mb di cache di Livello 3 condivisa. In questo modo, dovrebbero ridursi i colli di bottiglia a livello di system bus

Un altro fronte di differenziazione è rappresentato dall’attenzione verso la riduzione dei consumi emergetici. ?Grazie alla Enhanced Amd PowerNow Technology ? ha sottolineato Amato ? la frequenza di clock di ciascun core viene gestita in modo indipendente. Per altro verso, le parti del core che non sono utilizzate in uno specifico momento vanno automaticamente in stand by?.

I primi esemplari di Barcelona, per server, dovrebbero iniziare a essere disponibili nella prossima estate, mentre la versione desktop non arriverà prima della fine dell’anno. Amato non ha però confermato che gli Athlon disporranno della stessa soluzione di cache presentata per gli Opteron, anche se probabilmente sarà così. Per la versione mobile, saranno eliminate le parti logiche non ritenute necessarie, per far spazio a caratteristiche attente al consumo e alla durata delle batterie.

Clicca per leggere la biografia dell'autore  Clicca per nascondere la biografia dell'autore